首页 接线图文章正文

同步时序逻辑电路设计举例

接线图 2023年07月21日 22:51 267 admin

  例如 用J-K触发器作为存储元件,设计一个“101”序列检测器。该电路有一个输入x和一个输出Z,当随机输入信号中出现“101”序列时,输出一个1信号。典型输入、输出序列如下。  

  输入x:0 0 1 0 1 0 1 1 0 1 0 0

  输出Z:0 0 0 0 1 0 1 0 0 1 0 0

  解 假定用Moore型同步时序电路实现给定功能,设计过程如下。

  ① 作出原始状态图和状态表

  设初始状态为A,根据题意可作出原始状态图如图1所示,原始状态表如表1所示。

同步时序逻辑电路设计举例  第1张

图1

表1

现态
次态

输出
Z

x=0
x=1
A
B
C
D
A
C
A
C
B
B
D
B
0
0
0
1

  ② 状态化简

  根据化简法则可知,表5.3已是最小化状态表

  ③ 状态编码

  由于最小化状态表中共有4个状态,故需2二进制代码表示,即电路中要有2个触发器。设状态变量为y2、y1,根据相邻法的编码原则,可令y2y1的4种取值00、01、10、11分别对应状态A、B、C、D,相应的二进制状态表如表2所示。

表2

现态
y2  y1
次态同步时序逻辑电路设计举例  第2张

输出
Z

x=0
x=1
0  0
0  1
1  0
1  1
0  0
1  0
0  0
1  0
0  1
0  1
1  1
0  1
0
0
0
1

 ④ 确定激励函数和输出函数

  根据表2所示二进制状态表和J-K触发器的激励表,可列出激励函数和输出函数真值表如表3所示。

表3

输入
x
现态
y2 y1
次态
同步时序逻辑电路设计举例  第2张
激励函数
J2 K2 J1 K1

输出
Z

0
0
0
0
1
1
1
1
0  0
0  1
1  0
1  1
0  0
0  1
1  0
1  1
0  0
1  0
0  0
1  0
0  1
0  1
1  1
0  1
0  d  0  d
1  d  1  d
d  1  0  d
d  0  d  1
0  d  1  d
0  d  d  0
d  0  1  d
d  1  d  0
0
0
0
1
0
0
0
1

  用卡诺图对表3中的激励函数和输出函数化简后,可得到其最简表达式如下:

同步时序逻辑电路设计举例  第4张

  ⑤ 画逻辑电路图

  根据输出函数和激励函数表达式,可画出“101”序列检测器的逻辑电路图如图2所示。

同步时序逻辑电路设计举例  第5张

图2

版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349