首页 接线图文章正文

异步时序逻辑电路的分析举例

接线图 2023年07月21日 22:52 324 admin
   异步时序逻辑电路中,由于没有统一的时钟脉冲,分析时必须注意,触发器只有在加到其CP 端上的信号有效时,才有可能改变状态。否则,触发器将保持原有状态不变。因此,在考虑各触发器状态转换时,除考虑驱动信号的情况外,还必须考虑其CP 端的情况,即根据各触发器的时钟信号CP 的逻辑表达式及触发方式,确定各CP 端是否有触发信号作用(对于由上升沿触发的触发器而言,当其CP 端的信号由01时,则有触发信号作用;对于由下降沿触发的触发器而言,当其CP 端的信号由1变0时,则有触发信号作用)。有触发信号作用的触发器能改变状态;无触发信号作用的触发器则保持原有的状态不变。
    
例1 分析图1所示逻辑电路。
   解:在此电路中,CP1未与时钟脉冲源CP 相连,属异步时序电路。
    1.写出各逻辑方程式
    (1)各触发器的时钟信号的逻辑方程
    CP0=CP (时钟脉冲源),上升沿触发。
    CP1=Q0 仅当Q0由01时,Q1才可能改变状态,否则Q1将保持原有状态不变。
    (2)输出方程 Z=Q1nQ0n
    
(3)驱动方程 异步时序逻辑电路的分析举例  第1张
    2.各触发器的次态方程
    异步时序逻辑电路的分析举例  第2张CP由0→1时此式有效)
异步时序逻辑电路的分析举例  第3张
图1 例1的逻辑电路图
    异步时序逻辑电路的分析举例  第4张Q0由0→1时此式有效)
    3.列状态表,画状态图和时序图
    列状态表的方法与同步时序电路基本相似,只是还应注意各触发器CP 端的状况(是否有上升沿作用),因此,可在状态表中增加各触发器CP 端的状况,无上升沿作用时的CP 用0表示。该例题的状态表如表81所示:

表1 例1的状态表
Q1nQ0nCP0CP1Q1n+1Q0n+1/Z00↑↑11/001↑000/010↑↑01/011↑010/1
    由状态表可以画出状态图,如图2所示。此电路的时序图如图3所示。
异步时序逻辑电路的分析举例  第5张
异步时序逻辑电路的分析举例  第6张
图2 例1的状态图
图3 例1的时序图
    4.逻辑功能分析
    由状态图和时序图可知,此电路是一个异步四进制减法计数器,Z是借位信号,也可把该电路看作一个序列信号发生器。4TCP为输出序列脉冲信号Z 的重复周期,1TCP为脉宽。
版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349