数字频率计，数字频率计设计报告

数字频率计

设计制作一种简单的测频电路，实现数字显示。2.测量范围：1010Hz99.99 khz 3.测量精度：10Hz。4.输入信号幅度：20mV~5V。5.显示模式：4位LED数字。二。方案设计及论证：频率计是用来测量正弦信号、矩形信号、三角形信号等工作频率的仪器。按照频率的概念，就是单位时间内的脉冲数。为了测量被测波形的频率，需要测量在被测波形的1S内有多少个脉冲。因此，如果用固定的时间1S控制门电路，在1S内打开门电路，被测信号通过并进入计数器解码电路，则可以得到被测信号的频率fx。任务需求分析：要求频率计的测量范围为10Hz~99.99KHz，精度为10Hz，所以用4个十进制计数器组成1000十进制，对输入的被测脉冲进行计数；输入信号的幅度要求为20mV~5V，所以被测脉冲的幅度要通过衰减放大电路来校验。因为被测波形是各种不同的波，而后面的门电路或计数器电路要求被测信号必须是矩形波，所以需要一个波形整形电路。频率计的输出显示应通过锁存器稳定，然后通过4位LED数码管显示。经过上面的分析，频率计电路设计的各个模块如下图所示：方案一：根据上面的分析，频率计计时时间1s可以通过555定时器和电容电阻组成的多谐振荡器产生1000Hz的脉冲，然后将频率分成周期为1s的1Hz脉冲，再通过T触发器使脉冲的正常高电平为1s；放大电路由与非门、非门和二极管组成。门电路采用与门，只有当定时脉冲处于高电平时，输入信号才能通过与门进入计数电路进行计数；计数电路可以由五个十进制计数器组成，通过锁存器稳定计数的脉冲数，最后通过四个LED数字显像管显示出来。方案二：频率计的计时时间为1s，直接用555定时器和电容电阻组成的多谐振荡器产生1Hz的脉冲，然后用T触发器使脉冲的正常高电平为1s；放大电路可以直接使用具有放大功能的施密特触发器对输入信号进行整形放大，其他模块的电路与方案一相同。通过对两种方案的分析，为了减少总电路的延迟时间，提高测量精度，选择了元器件较少的方案二。三。单元电路设计及参数计算时基电路：由555 _虚拟定时器、电容和电阻组成的多谐振荡器产生1Hz脉冲。根据书中振荡周期：T=(R1R2)C * LN2，取C=10uF，R1=2K，T=1s，计算出R2=70.43k，然后通过T_FF使脉冲正常。放大电路：采用一个具有放大功能的74HC14D_4V施密特触发器对输入脉冲进行放大整形，将输入信号放大成一个4V的矩形脉冲。放大整形效果如下：门电路：采用与门74LS08作为脉冲通过的门电路。当定时信号Q为高电平时，门打开，输入信号进入计数电路进行计数；否则，它不能通过大门。计数电路：计数电路由10000 (10000)十进制计数电路中的5(4)个74192N计数器组成。74192N的上升沿有效。一个脉冲上升时，电路计数一次，所以计数范围是0~99999(5000)。然而，在计数1秒后，计数器应清零或置零。这里用的是清算终端，高层有效。计数1S后，Q “为低电平，Q “为高电平，所以接线图如下：锁存显示电路：计数电路计数完毕后，应将计数的脉冲数锁存，并通过数码管稳定显示。

对于74ls273的两个锁存器，时钟在上升沿也有效。当Q是下降沿时，Q “恰好是上升沿。因此，用Q’作为锁存器的时钟，正好可以在计数结束时锁存并显示脉冲数。电路的接线图如下：四。一般电路工作原理及元件清单1。总原理图2。电路完整工作过程的描述(一般工作原理)。由555构成的多谐振荡器产生1Hz。T触发器形成高电平为1S的脉冲，高电平脉冲打开门74LS08N，使施密特触发器74HC14D放大整形后的被测脉冲可以通过并进入计数器计数1S。当计数结束时，T触发器的Q为下降沿，Q’正好为上升沿，触发锁存器工作，使计数器输出的信号被锁存器锁存并显示。同时，高电平Q’信号清除计数电路。之后电路会循环上述过程，但对于同一测量信号，LED上显示的数字稳定在误差允许范围内。3.元件清单元件序列号型号主要参数数量备注1741925加法计数器274LS2732锁存器3 DCD_HEX4LED显示器4555_VIRTUAL1定时器5T_FF1T触发器6电容_额定电容10Uf、额定电压50V1电容7电容_额定电容10Nf、额定电压10V1电容8RES电阻2k19 RES电阻11074LS081双输入与门1174HC14D_4V1施密特触发器、放大电压4V可调的正弦脉冲信号在信号输入端输入一个10Hz的交流脉冲，仿真结果如下：说明仿真结果准确在信号输入端输入一个300Hz的交流脉冲，仿真结果如下：在信号输入端输入一个3KHz的正弦脉冲，仿真结果如下：输入一个20KHz的正弦脉冲，仿真结果如下：仿真结果与实际结果相差20Hz，说明频率越高，误差越大。经过分析，这是由于各个组件的延迟时间。各元件延时后，计数时间将大于1S。频率越高，误差越大，所以计数时间会略小于1s。仿真结果表明，当R3调整到70.23K时，仍然存在误差。经过多次仿真，最终确定R3为70.06k时，各频率的测试是准确的。20KHz下的仿真结果如下：因此，当R3为70.06K时，所有测得的频率值都是准确的，电路设计满足测试任务的要求。六。结论和体会在设计这门课程的过程中，我收获颇丰。首先我学会了把一个电路分成模块来设计，最后再进行集成，这样可以把一个复杂的电路简化，便于调试和修改。其次，设计帮助我自己学习一些组件的功能并使用它们。第三，用multisim软件设计电路。最后，这次课程设计也提高了我发现问题、思考问题和解决问题的能力，也锻炼了我的耐心。这个课程设计也有很多问题。首先，我对元器件了解不多，不知道用什么样的元器件来实现某种功能。于是我就问同学，上网，了解一下这个组件的逻辑功能，学会使用。其次，电路设计软件不常用。一开始用EWB软件设计模块，但是集成整个原理图仿真就可以了。用示波器观察输出波形后，发现脉冲走了一小段时间后就停止了。我以为是电路有问题，所以搜了很多遍才发现问题。本来那个软件仿真没有两个信号，再用multisim就可以了。最后用multisim仿真高频时，仿真速度极慢，于是调整了软件的最大仿真步长，但问题又出现了，信号紊乱，数码管显示数字不一样。然后我就猜测是不是元器件的问题，频率太高的元器件输出结果还没来得及反应。但是我去网上找了答案，结果发现软件的模拟步长会影响模拟精度。因此，相应的最大模拟步长len

这个题目的设计花费了很多心血，有时甚至要花上一整天，但我成功设计出电路时获得的成就感是无法表达的，所以整个电路设计过程充满了苦恼和乐趣。七。参考文献[1]阎石《数字电子技术基本教程》第一版，清华大学出版社，2007年8月。

数字频率计的基本原理

测量频率的方法有很多种，根据其工作原理分为被动测量法、比较法、示波器法和计数法。计数法本质上属于比较法，其中电子计数器法是最常用的方法。电子计数器是最常见和最基本的数字测量仪器之一。数字频率计可以直接统计单位时间内被测信号的脉冲数，然后以数字形式显示频率值。该方法具有较高的测量精度和快速性，适用于不同的频率和不同的精度。电子计数器测频有两种方式：一种是直接测频，即在一定的选通时间内测量被测信号的脉冲数；二是间接测频，如周期测频。随着数字电路的快速发展和集成电路的普及，计数器得到了广泛的应用。利用电子计数器测量频率具有精度高、显示醒目、测量速度快、测量过程易于自动化等一系列突出优点，是目前最好的方法。

数字频率计

1)周期测量法：使用“周期测量法”测量输入信号的频率。在数字电路中，测量信号的边沿可用于为电路提供选通时间，系统提供的标准高频时钟信号的边沿可在选通时间内计数。如果被测信号的频率为，标准高频时钟信号的频率为，测量计数值为，则可以根据公式(1)得到被测信号的频率。如图1.1.1: 2)计数法：用“计数法”测量输入信号的频率，即在系统内部给定一个固定的选通时间，在选通时间内用计数器对被测信号的边沿进行计数。如果被测信号的频率为，内选通时间为t，测量计数值为，则可以根据公式(2)得到被测信号的频率。如图1.1.2时序图所示：由于在数字电路中用中小型逻辑器件构建多位除法器电路是非常困难的，所以选择计数法来测量待测信号的频率。通过将内部选通时间T设置为1s，计数器在选通时间内的计数值就是测量信号的频率值。根据设计要求，数字频率计最高需要测量100kHz的TTL电平信号，因此数字频率计系统通过逻辑控制电路向计数器芯片提供1s门时间的计数信号，在1s计数完成后锁存计数器得到的计数值，经解码器解码后通过数码管显示。锁存完成后，复位信号被提供给计数器，然后计数器开始下一次测量。系统的总体设计框图如图1.2.1所示。时基电路是由555个定时器组成的多谐振荡器。电路原理图如图2.1.1所示。接通电源后，如果此时555定时器的放电晶体管T没有导通，电容C1通过电阻R1和R2充电，此时电路输出高电平。当电容C1上的电压达到时，电路输出高电平，同时放电晶体管T导通，电容C1通过电阻R2放电，电路输出低电平。当电容C1上的电压降至时，电路的输出转为高电平，同时放电晶体管T截止，电路重复工作产生时基信号。时基信号的高电平时间由电容充电时间决定，其计算公式如下：时基信号的低电平时间由电容充电时间决定，其计算公式如下：用模拟示波器测量时基电路输出的时基信号，示波器测量结果如图2.1.2所示。根据示波器测量结果，时基信号高电平时间约为1s，低电平时间约为120ms，时基信号满足设计要求。根据设计要求，需要测量100kHz的信号。采用计数法计数时，计数模块至少应能在1s内计数100k个边沿脉冲。由于显示模块是数码管，为了使数码管显示方便，每个计数器芯片都要设计成模十计数器，同时要级联6个模十计数器才能满足设计要求。但当计数模块为6个计数器级联时，如果采用同步计数器，可能会加重计数脉冲的负载，因此选用异步十进制计数器芯片74LS90，其功能表如表2.2.1所示。根据芯片功能表，当R9(1)和R9(2)保持低电平时，可以通过控制R0(1)和R0(2)两个引脚的电平来控制计数器的工作状态。因此，逻辑控制电路向计数模块输入计数/清零信号，当信号为高电平时，计数器计数。当信号为低电平时，计数器清零。为了实现计数器之间的级联，将低位计数器的Q4输出连接到高位计数器的CKA输入。当低位计数器的计数状态Q0Q1Q2Q3由1001变为0000，即计数值由9变为0时，Q4会产生一个下降沿信号，输入到高位计数器的CKA端，从而实现低位计数器对高位计数器的进位功能。计数模块的电路图如图2.2.2所示。添加后

根据测量结果，计数器可以在计数信号有效时正常计数，在复位信号有效时保持复位状态。根据设计方案，解码显示模块需要锁存并解码计数器的计数结果，并通过数码管显示出来。为了减少芯片数量，选择了具有锁存功能的解码芯片CD4511。CD4511的功能表如表2.3.1所示。根据CD4511的功能表，数码管应该是普通阴极数码管。逻辑电路将锁存的解码信号输入解码显示模块，即CD4511芯片的和始终保持高电平，并将解码显示信号输入芯片的le端。当解码显示信号处于高电平时，解码显示模块被锁定在先前LE=0的状态，并在高电平之前显示。当解码显示信号处于低电平时，解码显示模块将实时刷新显示状态。显示模块的电路图如图2.3.2所示。门电路需要根据门信号控制测量信号是否可以输入到计数模块。当门信号处于高电平时，被测信号可以通过门电路正常输入到计数模块，而当门信号处于低电平时，被测信号被门电路阻挡，无法通过门电路。根据门电路的设计要求，可以用双输入与非门来控制被测信号是否输入计数模块。例如，表2.4.1显示了四个2输入与非门74LS00的功能表。如果门信号输入到与非门的A端，则测量信号输入到与非门的B端。根据其功能表，当门信号为高电平时，门电路的输出信号与被测信号相反，当门信号为低电平时，门电路的输出信号保持高电平，阻碍被测信号输入计数模块。闸门的电路图如图2.4.2所示。将门电路信号和被测信号输入门电路，用模拟示波器观察输出信号和两个输入信号的波形图，如图2.4.3所示。如图所示，第一个信号是门电路的输出信号，第二个是测量信号，第三个是门电路信号。当门信号处于高电平时，测量信号可以通过门电路正常输出到计数模块；当门电路处于低电平时，门电路的输出保持在高电平，导致测量信号没有传输到计数模块，符合设计要求。根据设计方案，逻辑电路需要根据输入的时基信号产生控制计数模块的复位信号和控制解码显示模块的锁存信号，以实现数字频率计的自动测量和刷新功能。解码显示模块需要通过逻辑控制电路产生解码信号，实现解码显示模块锁存数据和刷新数据的功能。解码信号是计数模块测量完成后，复位信号有效前锁存的当前测量结果的数据。根据CD4511的功能表，锁存信号在高电平有效，即解码器在高电平之前锁存并保持输入信号，而在低电平锁存失效，即根据输入信号的变化实时刷新输出信号。在逻辑控制电路中，为了基于时基信号产生锁存信号，使用了555不可重复单稳态触发器。单稳态触发器的特点是电路有稳态和瞬态。在触发信号的作用下，电路会由稳态转为暂态，但暂态是一种不能长时间维持的状态。由于电路中的RC延时环节，经过一段时间后，电路会自动回到稳态，在输出端会得到一个具有脉冲宽度的矩形波。在单稳态触发器中，输出的脉冲宽度是瞬态的持续时间，它取决于电路中电阻R和电容C的参数值。由555组成的单稳态触发电路及其工作波形如图2.5.2所示。图中r和C为外部定时元件，输入触发信号连接到低电平触发端(p

在的负脉冲下，低电平触发端低于，输出为高，放电二极管T截止，电路进入暂态，定时启动。瞬态时电源 R C 地，电容充电。充电时间常数T=RC呈指数上升。当电容两端电压上升到，六端为高，输出变低，放电晶体管T导通，定时电容C充电结束，即暂态结束。电路返回到低电平的稳定状态。当第二个触发脉冲到来时，重复上述过程。根据上述555单稳态触发器电路原理，从零电平到零电平的时间就是输出电压的脉宽，其计算公式如公式5所示。逻辑电路原理图如图2.5.3所示，实现了输入时基信号到复位信号和锁存信号的转换。将时基信号输入逻辑控制电路，用示波器测量其输入信号、输出复位信号和锁存信号的波形图，如图2.5.4所示。latch信号由时基信号的下降沿触发，直到时基信号的下一个下降沿才变为低电平。与时基信号相比，发现复位信号在时基信号的上升沿产生，并且它相对较短。仿真结果符合设计方案。方波发生器电路基于555多谐振荡器，通过控制555多谐振荡器的电阻和电容来改变输出矩形波的频率。555多谐振荡器的详细电路原理见2.2.1节。根据设计要求，矩形波发生器的电路原理图如图2.6.1所示。用频率计测量矩形波发生器的输出频率，其最高频率和最低频率如图2.6.2所示。设计逻辑控制电路时，原设计方案是用单稳态触发器触发时基信号产生窄高电平脉冲信号作为复位信号，再用单稳态触发器产生窄低电平脉冲信号作为锁存信号。这种设计方案基于这样的事实，即当单稳态触发器被脉冲化时，可以使单稳态触发器的瞬态时间低于触发信号的脉冲宽度。但所用的单稳态触发电路是以555定时器芯片为核心构建的。根据555定时器芯片的功能表，如表3.1.1所示，555定时器构建的单稳态触发电路是电平触发的单稳态电路，因此修改了设计方案。具体方案请参见2.5.1节。在做频率定时的时候，考虑到电路的复杂性，如果把电路搭建在孔板上，电路连接会受到限制，要用大量的跳线或者Du-Bang线来连接电路，所以电路的稳定性和可靠性比较低。所以电路是通过设计PCB和制作电路板来实现的。但由于PCB设计经验不足，布线时两个不同网络的导线和焊盘放置得太近，导致有些地方出现短路现象，检查和解决短路问题需要花费大量时间。在数码管和CD4511之间放置限流电阻时，由于疏忽导致电阻阻值不相等，导致数码管亮度不均匀。通过这次数字频率计的课程设计，我的数字电路知识得到了加强。在设计频率计的电路时，我们通过查阅资料加深了对时序电路和逻辑电路的理解，也通过查阅芯片的数据手册学会了如何分析其功能、建立时间、保持时间等参数，从而选择符合设计功能的芯片。在设计电路的时序逻辑时，通过这次设计，我意识到数字电路的时序对整个系统的正常运行起着决定性的作用。在时基电路和逻辑控制电路的设计中，555定时器芯片搭建的不同功能的电路，让我对单稳态电路和非稳态电路有了直接的体验。在仿真电路中，我学会了使用电子电路仿真软件Protues，通过虚拟示波器和逻辑分析仪观察和分析电路的时序逻辑。

实物制作中，利用EDA电路设计软件设计PCB，制作电路板，完成实物的制作。在制作过程中，我逐渐熟悉了软件和绘制PCB的技巧。同时也发现，如果电路仿真不成功，也不会有什么问题。在实际电路中，各种元件参数的误差和焊接中的缺陷都会对电路产生影响。而且在制作电路的时候，一定要仔细检查。如果一个地方出了差错，整个电路就会失去作用，甚至烧坏电路。所以在制作实物的时候，要足够仔细的检查电路故障的原因，并进行修正。在短短几天的课程设计中，我不仅加深了对数字电路基础知识的掌握，还经历了一个从零开始设计制作电路的过程，加深了对专业知识的理解，使我对专业知识的学习更有兴趣和动力。

数字频率计的优点用途

在电子技术领域，频率是最基本的参数。数字频率计作为一种基本的测量仪器，以其测量精度高、速度快、操作方便、数字显示等优点得到了广泛的应用。许多物理量，如温度、压力、流量、液位、PH值、振动、位移、速度等。被传感器转换成信号频率，可以用数字频率计测量。特别是数字频率计与微处理器的结合，可以实现测量仪器的多功能、程控化和智能化。随着现代科技的发展，基于数字频率计的各种测量仪器、控制装置和实时监控系统已经应用到国际民生的方方面面。