首页 接线图文章正文

jtag接口电路图,jtag接口原理图

接线图 2023年09月11日 20:40 569 admin

JTAG 接口和原理

3359blog.csdn.net/orange _ OS/article/details/7544032 JTAG(联合测试行动小组)是一个国际标准测试协议(兼容IEEE 1149.1)。标准的JTAG接口是4线——TMS、TCK、TDI、TDO,分别是模式选择、时钟、数据输入、数据输出线。JTAG(联合测试行动小组)是一种国际标准测试协议(兼容IEEE 1149.1)。标准的JTAG接口是4线——TMS、TCK、TDI、TDO,分别是模式选择、时钟、数据输入、数据输出线。JTAG主要有两个作用,或者说JTAG主要有两大类:一类是用来测试芯片的电气特性,检查芯片是否有问题;另一种是用于调试的,调试各种芯片及其外围设备。带有JTAG调试接口模块的CPU,只要时钟正常,就可以通过JTAG接口访问CPU的内部寄存器、CPU总线上挂的设备以及内置模块的寄存器。本文主要介绍调试功能。注意:JTAG可以访问一些内部寄存器,主要是CPU中的寄存器,比如一些通用寄存器;你也可以访问一些挂在总线上的设备,如片上存储器L1、L2、L3等。您还可以访问内置模块的寄存器,例如MMU模块,它可以通过JTAG访问。1 JTAG原理分析简单来说,JTAG的工作原理可以总结为:在设备内部定义一个TAP(测试接入端口),通过专门的JTAG测试工具对内部节点进行测试和调试。首先,介绍了边界扫描和抽头的基本概念和内容。1.1边界扫描边界扫描技术的基本思想是在靠近芯片的输入/输出管脚上增加一个移位寄存器单元,即边界扫描寄存器。当芯片处于调试状态时,边界扫描寄存器可以将芯片与外围输入/输出隔离。通过边界扫描寄存器单元,我们可以观察和控制芯片的输入/输出信号。对于芯片的输入引脚,可以通过与之相连的边界扫描寄存器单元将信号(数据)加载到该引脚;对于芯片的输出引脚,该引脚上的输出信号也可以被与其相连的边界扫描寄存器“捕获”。在正常工作状态下,边界扫描寄存器对芯片是透明的,因此正常工作不会受到影响。这样,边界扫描寄存器提供了一种观察和控制待调试芯片的便利方式。此外,芯片的输入/输出引脚上的边界扫描(移位)寄存器单元可以相互连接,并且可以围绕任何芯片形成边界扫描链。扫描链可以串行输入输出,通过相应的时钟信号和控制信号可以方便地观察和控制被调试的芯片。1.2测试访问端口TAP TAP(测试访问端口)是一个通用端口,通过它可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)。整个水龙头由水龙头控制器控制。下面是TAP的一些接口信号及其功能。其中,前四个信号在IEEE1149.1标准中是强制性的。TCK:时钟信号,为TAP的运行提供独立的基本时钟信号。TMS:模式选择信号,用于控制TAP状态机的转换。TDI:数据输入信号。TDO:数据输出信号。TRST:复位信号,可用于复位(初始化)TAP控制器。这个信号接口在IEEE 1149.1标准中不是强制性的,因为TAP控制器也可以由TMS复位。STCK:时钟返回信号,在IEEE 1149.1标准中不是强制性的。G rq:目标板工作状态的控制信号。IEEE 1149.1标准中没有要求,但可以在单个目标板中找到(如STR710)。简单来说,PC对目标板的调试就是通过TAP接口访问相关的数据寄存器(DR)和指令寄存器(IR)。

系统上电后,TAP控制器首先进入TeST-LogicReset状态,然后依次进入run-test/idle、Select-DR- Scan、Select-IR-Scan、Capture-IR、Shift-IR、Exitl-IR、Update-IR状态,最后返回run-test/idle状态。在这个过程中,状态转换由TCK信号(上升沿)驱动,TAP的状态由TMS信号选择性切换。在Capture-IR状态下,特定的逻辑序列被加载到指令寄存器中;在Shift-IR状态下,可以向指令寄存器发送特定的指令;在Update-IR状态下,刚刚进入指令寄存器的指令将用于更新指令寄存器。最后,系统返回run-test/idle状态,指令生效,完成对指令寄存器的访问。当系统返回到运行-测试/空闲状态时,它根据前一个指令寄存器的内容选择所需的数据寄存器,并开始处理数据寄存器。它的基本原理和指令它的内存访问的原理完全一样,就是Select-DR-Scan,Capture-DR,Shift-D,Exit1-DR,Update-DR,最后回到run-test/idle的状态。借助TDI和TDO,可以将新数据载入数据寄存器。一段时间后,您可以捕获数据寄存器中的数据,更新连接到数据寄存器的每个寄存器单元的芯片引脚的数据,并访问数据寄存器。

jtag接口电路图,jtag接口原理图  第2张

请教dsp系统设计时的JTAG接口电路细节问题。

DSP的JTAG只需要EMU0和EMU1引脚上的4.7k上拉电阻,其他引脚不需要电阻。附上我做的电路图~ ~ ~

jtag接口电路图,jtag接口原理图  第4张

stm32中jtag引脚如何与芯片相连

JTAG编程模式是在线编程。在传统的生产过程中,芯片被预先编程,然后安装在板上。简化后的流程是先将器件固定在电路板上,然后用JTAG编程,这样大大加快了项目进度。JTAG接口可以对DSP芯片内部的所有元件进行编程。具有JTAG端口的芯片有很多种,如CPU、DSP、CPLD等。JTAG有一个状态机,TAP控制器。TAP控制器的状态机通过TCK和TMS改变状态,实现数据和指令的输入。JTAG标准定义了串行移位寄存器。寄存器的每个单元被分配给IC芯片的相应管脚,每个独立的单元称为BSC(边界扫描单元)边界扫描单元。这个串联的BSC在IC内部形成一个JTAG环路,所有BSR(边界扫描寄存器)边界扫描寄存器都由JTAG测试激活。通常,这些引脚保持正常的IC功能。通过设置TCK和TMS,可以将JTAG设置为接收指令或数据。JTAG常用的指令如下:1 .SAMPLE/PRELOAD——使用此指令对BSC内容进行采样或将数据写入BSC单元;2.EXTEST——执行这条指令时,BSC的内容通过引脚发送到其连接芯片的引脚上,这就是我们在线写Flash的方式;3.BYPASS——此指令在BSC的移位循环中放置一个一位寄存器,即TDI和TDO之间只有一个一位寄存器。PCB电路设计完成后,JTAG的控制指令可以通过TDI发送到JTAG控制器的指令寄存器中。然后通过TDI将待写入Flash的地址、数据和控制线信号写入BSR,锁存数据到BSC,使用EXTEST指令将Flash写入BSC。

jtag接口电路图,jtag接口原理图  第6张

JTAG接口采用几针接口?具体接口电路中使用了哪些芯片?

dsp的Jtag只需要emu0和emu1引脚上的4.7k上拉电阻,其他引脚不需要电阻。附上我做的电路图~ ~ ~

jtag接口电路图,jtag接口原理图  第8张

版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: jtag接口原理图 jtag接口电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349