采样保持电路图设计（三） - 采样保持电路图（五款采样保持电路设计原理图详解）

接线图 2023年09月27日 21:01 286 admin

采样保持电路图设计（三）

lf398峰值采样保持电路

1.lf398的峰值保持电路

采样保持电路图设计（三） - 采样保持电路图（五款采样保持电路设计原理图详解）第1张

图1：峰值保持电路原理图

峰值保持电路探测核脉冲幅度信号并在脉冲峰值时刻通知保持峰值，同时向单片机提出中断申请信号，使单片机响应中断启动A/D转换;转换结束后单片机使采样保持器复原为采样状况，实现系统的逻辑控制。峰值保持电路原理图如图1所示。U4是芯片LF398，它是美国国家半导体公司研制的集成采样保持器。它只需外接一个保持电容就能完成采样保持功能，其采样保持控制端可直接接于TTL，CMOS逻辑电平。

采样保持电路图设计（三） - 采样保持电路图（五款采样保持电路设计原理图详解）第2张

图2

U1和U2是比较器LM311，U3是D触发器74LS74，U5A是与门74LS08。放大后的脉冲核信号一路输入到下阈比较器，另一路接输入到LF398。当核信号大于下阈时，比较器U1输出高电平，得到上升沿，上升沿再触发U3A，它的Q端输出高电平和U3B的Q非端相与得到高电平，去控制LF398的采样控制端进入采样状态。当LF398的输出端信号幅度比输入端大时，即到达峰值时，比较器U2出高电平，得到上升沿，上升沿再触发U3B，它的Q非端输出低电平，U5A输出变为低电平，LF398进入保持状态。U3B的Q非端输出的下跳沿作为单片机的中断信号，当A/D转换结束后，单片输出放电和清零CLR信号使采样保持器复原。电路波形见图2。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：采样保持电路