数字时钟设计电路图（五） - 数字时钟设计电路图汇总（七款数字时钟电路图）

　　数字时钟设计电路图（五）

　　作原理：6个数码管的字型段输入端（a、b、c、d、e、f，g）全部并接到译码器相应的输出端。电源控制开关管分别接到3～6译码器的六个输出端。时钟六个计数器输出端均采用四位，分别为xl、xt￡、mx⋯X2nx2z、x2hx2‘，⋯，x、xx、x相应的每一位都接到4个6选1的选择器上，选择器输出共4位接到译码器的输入端（y、y、y、Y上。数码管及与之对应要显示的计数器，由Q］、、的编码（BCD码）进行循环选择例如，当Q、、均为⋯0时，则3～6译码器的输出端1为高电平，第一个数码管加上电源，与此同时，六选一选择器对应的输出分别为Yy—yXs—xX—x。这时译码器的输出a，b，⋯⋯，g虽然接到所有数码管上，但由于只有第一个数码管加上电源，故只有该管点亮，显示第一个计数器的状态（x、x。、xX）。同理，当Q、QQ为001”时，第二个数码管点亮，显示第二个计数器的状态。依此类推，到第六个数码管断后，接着第一个又开始点亮。如此循环显示，循环周期为6ms，给人的感觉，就相当所有数码管都一直在同时加电，实际上每次只有一个，消耗的功率只有静态显示的六分之一。由于数码管电流很大，一般小型管各段全亮时，大约要150mA～200mA采用静电显示，此例中就要大于1A的电流。这对长期工作的时钟很不经济，对于大型数码管会更加严重。此外，采用动态显示，数码管的寿命与静态相比也相应延长Ⅳ倍（本例为6倍）。

　　数字时钟设计电路图（六）

　　闹钟由可调时、分显示器，4个74290芯片，3个4077芯片和两个7421芯片的电路构出时钟的多功能部分。其中，四个74290和四个显示器构成定时闹钟的显示部分（调时部分可以由开关3、4直接控制电路与振荡器的连接来实现）；4077芯片的作用是比较实际时钟部分与闹钟部分的输出数据是否一致，再由两个7421芯片校验作最后校验，当全部输出对比为真时，则发光二极管亮起来，实现定时闹钟功能。具体电路如下图：

　　数字时钟设计电路图（七）

　　位到达9时，接着下一个脉冲来时，将进行秒到分的进位，分实行六十进制后，再进位到时。