JTAG配置模式电路设计 - FPGA开发配置模式电路设计精华集锦

接线图 2023年09月27日 21:04 330 admin

　　JTAG配置模式：

　　将模式配置管脚设置为 JTAG 模式，即 M［2:0］=3’b101时，FPGA 芯片上电后或者 PROG_B 管脚有低脉冲出现后，只能通过 JTAG 模式配置。JTAG 模式不需要额外的掉电非易失存储器，因此通过其配置的比特文件在 FPGA 断电后即丢失，每次上电后都需要重新配置。由于JTAG 模式已更改，配置效率高，是项目研发阶段必不可少的配置模式。

　　 JTAG配置模式电路设计 - FPGA开发配置模式电路设计精华集锦第1张

　　SySTem ACE配置方案：

　　随着 FPGA 成为系统级解决方案的核心，大型、复杂设备常需要多片大规模的 FPGA。如果使用 PROM 进行配置，需要很大的 PCB 面积和高昂的成本，因此很多情况下都利用微处理由从模式配置 FPGA 芯片，但该配置方案容易出现总线竞争且延长了系统启动时间。为了解决大规模 FPGA 的配置问题，赛灵思公司推出了系统级的 System ACE（Advanced Configuration Environment）解决方案。

JTAG配置模式电路设计 - FPGA开发配置模式电路设计精华集锦第2张

　　System ACE 可在一个系统内，甚至在多个板上，对赛灵思的所有 FPGA 进行配置，使用 Flash 存储卡或微硬盘保存配置数据，通过 System ACE 控制器把数据配置到 FPGA 中。目前，System ACE 有 System ACE CF（Compact Flash）、System ACE SC（Soft Controller）以及 System ACE MPM（Muti-Package Module）三种。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签： fpga MCU 串口通信智能硬件