CMOS低中频蓝牙射频收发器电路模块设计

接线图 2023年09月27日 21:06 165 admin

　　目前正在研发、将来终将成为主流射频收发器的CMOS射频电路的体系结构和电路设计，设计实例将展示CMOS射频电路的良好性能，并预示CMOS射频集成电路取代砷化镓和SiGe电路实现系统集成。

　　CMOS射频收发器原理：传统的射频收发电路普遍采用超外差结构，这种成熟的体系结构需要采用二级混频和片外声表面滤波器，成本高。正在研发的CMOS低中频或直接转换体系结构只需要采用一级混频，同时能节省片外声表面滤波器。但是直接转换的体系结构需要克服直流失调等问题。采用CMOS射频收发电路的最大优点是可以和基带处理器（数字电路）及A/D、D/A转换器（混合信号电路）集成于一个芯片。单片集成的含射频、基带及模数、数模转换电路使电路可靠性好，功耗低和成本低。单片集成CMOS无线通信电路是目前研究热点，正走上商业化。

　　CMOS射频IC电路：采用直接转换的CMOS射频IC主要有低噪声放大器、混频电路、功率驱动电路和频率综合电路等射频单元组成。在射频领域，我们更多注意的是功率传输和放大，其中低噪声放大器的电路图如图所示。

CMOS低中频蓝牙射频收发器电路模块设计第1张

　　它的核心技术是输入阻抗匹配和输出负载的设计，片上电感作为负载可以获得较高的增益和频率特性，为了抑制共模电平，差分结构的低噪声放大器也经常采用。国内已有CMOS混频器报导采用吉尔布特乘法单元的混频电路如图3所示，混频器的性能主要是线性度，在提高线性度方面，目前有人采用电感负载和共源极电流耦合输入。功率驱动电路一般会采用二级功率放大的电路，为了满足不同射频系统的需要和保证输出功率，功率驱动电路需要考虑增益控制电路和封装、连线及引脚的分布参数。为了得到低噪声时钟和低相位噪声的正交信号，采用片上电感和变容二极管的LC信频压控器及二分频正交信号产生器是一种好的选择。

CMOS低中频蓝牙射频收发器电路模块设计第2张

　　采用倍频VCO可以减少射频信号对VCO的牵引和VCO对信号的泄漏。Sigma-Delta分数分频能够进一步降低VCO的相位噪声。低中频（2MHz中心频率）体系结构和直接转换的蓝牙、无线局域网和WCDMA射频电路。图6是单片集成的CMOS射频收发电路芯片照片，芯片左上角是正交时钟产生电路，右下角是功率放大电路，右上角是复数滤波器。在深亚微米CMOS工艺线流片后，对各功能块进行测试，电路达到了设计的要求，能够满足蓝牙接收芯片必须的功耗和性能。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签： CMOS 蓝牙智能硬件