首页 接线图文章正文

FPGA开发配置模式电路设计精华集锦

接线图 2023年01月06日 19:09 356 admin

  FPGA共有四种配置模式:从串模式(Slave Serial),主串模式(MaSTer Serial),从并模式(Slave Parallel/SelectMap)以及边界扫描模式(Boundary-Scan)。具体的配置模式由模式选择引脚M2﹑M1﹑M0决定。不同的配置模式所对应的M2﹑M1﹑M0,配置时钟的方向以及相应的数据位宽。

  主串模式——最常用的FPGA配置模式。

  在主串模式下,由 FPGA 的 CCLK 管脚给 PROM 提供工作时钟,相应的 PROM 在 CCLK 的上升沿将数据。从 D0 管脚送到 FPGA 的 DIN 管脚。无论 PROM 芯片类型 ( 即使其支持并行配置 ),都只利用其串行配置功能。

  FPGA开发配置模式电路设计精华集锦  第1张

  主串配置电路最关键的 3 点就是 JTAG 链的完整性、电源电压的设置以及 CCLK 信号的考虑。

  多片FPGA通信:

  FPGA开发配置模式电路设计精华集锦  第2张

  SPI串行Flash配置模式:

  串行 Flash 的特点是占用管脚比较少,作为系统的数据存贮非常合适,一般都是采用串行外设接口 (SPI 总线接口 )。

  FPGA开发配置模式电路设计精华集锦  第3张

  FPGA 通过 SCLK 控制双方通信的时序,在 SS_n 为低时,FPGA 通过 MOSI 信号线将数据传送到 FLASH,在同一个时钟周期中,FLASH 通过 SOMI 将数据传输到FPGA 芯片。无论主、从设备,数据都是在时钟电平跳转时输出,并在下一个相反的电平跳转沿,送入另外一个芯片。

  FPGA开发配置模式电路设计精华集锦  第4张

版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 智能硬件 串口通信 MCU fpga

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349