首页 接线图文章正文

数字电路中的加法器电路原理图解

接线图 2023年10月20日 20:38 318 admin

  在计数体制中,通常用的是十进制,它有0,1,2,3,…,9十个数码,用它们来组成一个数。但在数字电路中,为了把电路的两个状态(1态和0态)和数码对应起来,采用二进制较为方便,二进制只有0和1两个数码。
  十进制是以10为底数的计数体制,例如

数字电路中的加法器电路原理图解  第1张


  二进制是以2为底数的计数体制,例如

数字电路中的加法器电路原理图解  第2张


  二进制数11011相当于十进制数27。
  二进制加法器是数字电路的基本部件之一。二进制加法运算同逻辑加法运算的含义是不同的。前者是数的运算,而后者表示逻辑关系。二进制加法是“逢二进一”,即1+1=10,而逻辑加则为1+1=1。
  1、半加器
  所谓“半加”,就是只求本位的和,暂不管低位送来的进位数。半加器的逻辑状态表见表1。

数字电路中的加法器电路原理图解  第3张


     其中,A和B是相加的两个数,S是半加和数,C是进位数。
  由逻辑状态表可写出逻辑式:

数字电路中的加法器电路原理图解  第4张


  并由此画出图1(a)的逻辑图。图1(b)是半加器的逻辑符号

数字电路中的加法器电路原理图解  第5张


  2、全加器
 

数字电路中的加法器电路原理图解  第6张

  例1、用4个全加器组成一个逻辑电路以实现两个4位的二进制数A—1101(十进制为13)和B—1011(十进制为11)的加法运算。
  解:
  逻辑电路如图3所示,和数是S—11000(十进制数为24)。根据全加器的逻辑状态表自行分析。
  这种全加器的任意一位的加法运算,都必须等到低位加法完成送来进位时才能进行。这种进位方式称为串行进位,它的缺点是运算速度慢,但其电路比较简单,因此在对运算速度要求不高的设备中,仍不失为一种可取的全加器。T692集成加法器就是这种串行加法器。

数字电路中的加法器电路原理图解  第7张


 

版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 数字电路 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349