首页 接线图文章正文

七位并行串行码转换电路原理

接线图 2023年10月21日 07:59 121 admin

  如图所示,IC(555)和R:、RPl、C1组成无租态多谐振荡器,产生f=1.44/(R1十RPl)Cl的脉冲,作为时钟加至IC2和IC3-2的CL端。IC3是双D触发器74LS74,加进的启动脉冲使IC3-1的Q变为低电平,使IC2移位寄存器的LD也为低电平,将并行码D.~D6寄存在其内的寄存器Q.~Q6.随着IC1的移人时钟,将寄存的码依次移人Q7,并移出IC3-2的输出端Q。

七位并行串行码转换电路原理  第1张



  来源:阴雨
版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 其它电路图 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349