如图所示，本电路采用双时基电路556将1/2的556与各R、C组成一单稳态延时电路，并进行极联，便构成了程序触发和长延时电路。根据程序需要设计各级的延迟时间，每级延时Td=1.1RC.若设定R1=R2=R3=R4=R5,C1=C2=C3=C4=C5,则总的延迟时间T4-4Td=4.4RC.若有n级，则Ta=1.1nRC。
来源:阴雨
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论