首页 接线图文章正文

数字电路中的由J-K触发器组成的分频、计数电路图

接线图 2023年10月21日 09:48 138 admin

     图A所示是用CMOS电路J-K触发器组成的除2加法计数线路,表A是其真值表。

     图B所示是除3加法计数线路,表B是其真值表。

数字电路中的由J-K触发器组成的分频、计数电路图  第1张

图A                                       图B

表A(上)表B(下)
数字电路中的由J-K触发器组成的分频、计数电路图  第2张


  图C所示是除4加法计数线路,表C是其真值表。

  图D所示是除5加法计数线路,表D是其真值表。图中RS端均接低电压

数字电路中的由J-K触发器组成的分频、计数电路图  第3张


图C                               图D

表C(上) 表D(下)

数字电路中的由J-K触发器组成的分频、计数电路图  第4张



  来源:肥猪宝宝
版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 数字电路 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349