数字电路中的由可预置数BCD加/减计数器等组成的星期历数字显示电路

接线图 2023年10月21日 09:53 158 admin

如图所示是由可预置数BCD加／减计数器CD40192、BCD锁存／7段译码器／驱动器CD4511、三2输入端与非门CD4023以及四2输入端或非门CD4001组成的星期历数字显示电路图，该电路可作为钟表集成电路中的一部分，广泛应用于日常生活中。

数字电路中的由可预置数BCD加/减计数器等组成的星期历数字显示电路第1张

由可预置数BCD加/减计数器等组成的星期历数字显示电路

　　在电路图中，门电路组成的R－S触发器实现了7进制功能。CD40192作为日计数器来使用，7进位脉冲加到计数器CD40192的CPu端使之做加计数，CD451l作为译码驱动电路，它对CD40192输出的4位BCD码进行译码，并驱动数码管显示出来。CD40192的4个预置数端中DP2～DP4接地，表示该端的预置数为0，DP1接高电平，表示该端的预置数为1，即CD40192的预置数为0001。这样可以使计数器在完成一个计数循环时复位为1。当CD4511的/L/T端为低电平状态时，数码管笔段全部发光，此时的显示即为“日”字。
　　计数器CD40192的7进制功能是通过RS触发器来实现的。当计数器在1－7范围内计数时，其输出端Q4～Q1输出范围为0001～0111。即Q4的输出一直为0，这样就使触发器一直保持在零状态下，此时/P/E端为高电平状态，计数器正常工作。当第八个日进位脉冲输入后，CD40192的输出变为1000，即Q4端处于高电平状态。此时CD401 92的预置数控制端/P/F为低电平状态，计数器进入预置数状态，，输出变为0001，显示器显示1而不是8，即由星期日进到星期一。

来源:zhengbing

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：数字电路电路图