数据总线控制电路图如图所示
本电路具有判断数据变化、锁定和输出选通脉冲的功能。图中假定是4为总线。平时，各“异或”门输出为“0”态，则选通输出也为“0”态。
若任一输入端改变状态，则对应的“异或”门立即输出“1”，该跳变反馈到4个D触发器的时时钟端，锁定总线状态。然后，4个“异或”门又全部输出低电平。
选通输出端的脉宽约为几百纳秒，发光二极管直观反映总线状态。
欢迎转载,信息来自接线图网（www.jiexiantu.com）
来源:与你同行
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论