如图所示，是高gm低噪声J-FET并联连接的低噪声前置放大器电路。若J-FET并联的个数为N，则输出噪声就降为。J-FET的电压增益Av为Av＝gm·RD。工作点选在gm较大处，需要UGs尽量接近于0，即IDSS附近。另外，漏极电流ID与噪声无关。电阻若选用线绕电阻较利于抑制噪声，但一般采用金属膜电阻。电容尽量不要使用电解电容，而使用钽电容。
欢迎转载,信息来自接线图网（www.jiexiantu.com）
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论