使用这种方法时，触发器要在时钟的下降沿进行状态更新，以消除DAC时钟
信号的毛刺，两个MUX-DAC的输入时序要相同。
布线时要考虑延迟以确保满足两个触发器的建立和保持时间的要求，且在时钟为低时将SPB信号的脉冲应用于G
1。否则，时钟信号可能会产生毛刺。同时建议使用无噪声
电源为时钟同步
电路供电，将抖动的引入减到最小。
图：所示逻辑电路操作的时序图
来源:与你同行
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论