首页 接线图文章正文

单片机制作中的实现DAC同步的简单的高速逻辑电路图

接线图 2023年10月21日 11:32 172 admin
  如果DAC使用方波(比如ECL)时钟,两个DAC之间的同步可以用如图所示的简单的高速逻辑电路来实现。为了简单明了,该原理图中的逻辑配置只能实现单端功能。但是实际应用中会使用差分逻辑如ECL来实现高速和低噪声性能。

单片机制作中的实现DAC同步的简单的高速逻辑电路图  第1张



  图:实现DAC同步的简单的高速逻辑电路图

  


  来源:与你同行
版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 单片机制作 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349