首页 接线图文章正文

多种频率信号中的256进制计数器电路图

接线图 2023年10月21日 11:55 190 admin

  在160计数器中当S1=S2=0时计数器保持Q、C=0;当S1=S2=1时计数器计数。

  A.   定义1#芯片为低位,2#芯片为高位。

  用低位芯片的进位输出端C,作为向高位芯片进行进位的控制信号(不是用C的边沿去触发高位计数器的CP脉冲端,而是去控制高位计数器的当S1、S2端,从而控制高位计数器的计数或是保持)。当低位计数器计数状态从0到8时,C=0,使高位计数器的S1=S2=0,处于保持状态,高位计数器不能进行计数;当低位计数器计数到9状态(即Q3Q2Q1Q0=1001)时,C=1,由于两集成计数器共A.   用同一个CP脉冲,虽然S1=S2=1,但CP脉冲有效边沿已过,高位计数器并不计数;在低位计数器的一个计数循环中,只有当第十个CP脉冲到来时,高位计数器的S1=S2=1,处于计数状态,允许计数,使高位计数器递加1。也就是说,低位计数器每一个计数循环(10个状态)中,C端只在最后一个状态发出一个进位控制信号,开启高位计数器进行计数。

  本次进位完毕后,低位计数器归0,同时C=0,使高位计数器的S1=S2=0,封锁了高位计数器的CP端,即使有CP脉冲,但高位计数器也不计数。从而使得低位计数器每一个计数循环完成后,允许高位计数器计数1,达到进位的目的。这种方式级联同步计数器,所有集成计数器共用同一个CP脉冲触发,是同步计数器,可以克服异步计数器中的过度干扰。 前面我们讨论了十进制集成计数器的级联,组成的计数器是百进制、千进制、10i进制的计数器。用16进制集成计数器进行级联,得到的是几进制计数器呢?按数学上的计数规律,以16进位,就是16进制,得到16i进制计数器(i:为16进制数的位数,即16进制集成计数器的个数),图1就是由两个16进制集成计数器级联组成的一个162=256进制计数器。

多种频率信号中的256进制计数器电路图  第1张

  图1  两个16进制集成计数器级联组成的=256进制计数器

  



  来源:Lover
版权与免责声明

本网转载并注明自其它出处的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品出处,并自负版权等法律责任。

如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

标签: 多种频率信号 电路图

发表评论

接线图网Copyright Your WebSite.Some Rights Reserved. 备案号:桂ICP备2022002688号-2 接线图网版权所有 联系作者QQ:360888349