如图所示为
数字分频
电路。该电路由3块集成电路构成，分频系数可以从
1～9变化。计数器SN749
0输出的二-十进制数送至译码器SN7442，译码器输出为十进制数。分频系数由
数据选择器SN74150确定。数据选择器的输出反馈到SN7490的复位
输入端，即每次计数周期结束时输出一个脉冲，该脉冲同时使计数器SN7490复位。输出脉冲宽度为60ns，它由电路的传输延迟时间决定。用这种非频器级联，可以构成更大分频系数的分频器。
来源:university
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论