频率合成器中的SN74193构成的具有奇次和偶次分频的分频器

接线图 2023年10月21日 13:20 175 admin

如图所示为具有奇次和偶次分频的分频电路。该电路可进行2～32(包括奇次和偶次)分频。同步计数器SN74193的计数输入是由多路调制器SN74153的输出1Y供给，计数器的“借位”输出除驱动触发器SN7476外，还作为SN74193的寄存输入脉冲。五位二进制数加在D0、D1、D2、D3、D4输入端，由它确定分频系数(2～32)。其中，D0是最低位。当D0=1时，多路调制器输出脉冲的相位则根据触发器的状态确定。触发器Q输出为“0”时，多路调制器的输出与钟脉冲同相；触发器Q输出为“l”时，多路调制器的输出与钟脉冲反相。计数器翻转是和钟脉冲下降沿符合。因为D0是加在多路调制器的控制输入端，所以分频数N为偶次时，加在D1、D2、D3、D4输入端的数为N/2；分频数N为奇数时，则为(N-1)/2。该电路的最高工作频率取决于计数器的寄存时间及触发器、多路调制器和计数器的延迟时间。钟脉冲的周期Tc必须满足下式： Tc>Db+Df+Dm和DL2 其中Db:“借位”输出脉冲宽度; Df:触发器延迟时间; Dm:多路调制器延迟时间; DL:计数器的寄存指令延迟时间。当N为奇数时，电容C可以防止尖脉冲触发计数器，造成假触发。

来源:univeRSity

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：频率合成器电路图