增益可调放大中的PGA103的基本连接电路

接线图 2023年10月21日 15:13 128 admin

PGA103

增益可调放大中的PGA103的基本连接电路第1张

如图所示为PGA103电源和信号的基本连接电路，Vo=GV_IN。信号V_IN由④脚输入，经过放大后从⑦脚输出。输入和输出都以地(③脚)为参考，③脚的接地电阻必须是低阻，以确保良好的增益精确度。例如，在增益G=100时，若串联接地电阻为0.1Ω，将造成增益精确度下降0.2%。数字输入端可以直接接CMOS或TTL器件，数字输入端A0、A1的不同编码组合可以选择增益1、10、100。当A0=A1=1时为无效输入，此时虽不会损坏器件，但是输出为不确定状态。当编码组合正确时，输出端立即恢复有效编码选择。

逻辑“0”指电压为-5.6～0.8V，逻辑“1”为1.2V～V+。数字输入端没有锁存，所以当数字逻辑输入发生变化时，输出端立即选择相应的增益。逻辑转换时间约为0.5μs，这个响应增益变化的时间等于转换时间加上选择增益后放大器输出电压的建立时间。在许多应用场合，通过在PGA103输入端外加锁存器来锁存增益控制信号，隔离敏感的模拟电路与高速数据总线，以满足模拟电路与快速数据总线连接的需求。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：增益可调放大电路图