上电时实现延时系统复位的IC

上电时实现延时系统复位的IC,reset IC

上电时实现延时系统复位的IC

技术分类： 模拟设计  微处理器与DSP  | 2008-02-26
来源：EDN | 作者：Goh Ban Hok, Infineon Technologies Asia Pacific Ltd, Singapore

　　通过给晶体管增加一些电容、二极管和电阻，使用保持时间可调的复位IC，将纯手动复位转换为自动复位。

　　在大多数应用中，（手动复位）引脚通常与开关相连，为管理芯片制造手动复位信号。随后，在预先设定的有效延时时间后，其从低电平有效复位回到高电平状态。手动复位适用于大多数应用；然而，它需要人为干涉产生复位信号。在一些应用中，手动复位存在争议，因为系统每次上电时都要执行。

　　更进一步，包括嵌入式处理器在内的应用需要复位输出为保持高电平——也就是说，非有效——在应用复位或低有效之前的某个时期。如图1电路在设备上电时无需按下复位键的情况下，被证实是有效的，因为在复位的低信号到来之前，复位自动以预先设定的保持时间发生。

　　电路使用带引脚和低有效输出的复位管理芯片。通常输入的内部上拉电阻为20到50kΩ。上电期间，内部电阻将电容C₁充电到正向最大值V_DD。为管理芯片产生复位输入，其输入必须接收低有效的地信号，需要晶体管Q₁导通。这个导通的时间长度取决于R₁和C₂的RC时间常数。这两个器件决定Q₁什么时候导通，从而为输出提供保持时间可调的高电平。为增加保持时间，增加R₁和C₂的RC时 间常数即可。

　　复位管理芯片只在管脚的电压超过触发阈值电压和管理器内部复位周期结束时，产生输出。这个延时时间滤除了所有输入电压的毛刺。因为Q₁的导通，使C₁的负向变为地。而C₁的正向不能立即改变极性，其被拉低并通过输入的内部上拉电阻，缓慢的再次充电。当达到复位芯片的阈值电压时，一旦达到芯片的延时时间便输出复位信号。C₁的选择并不严格。然而，它的值应该尽量大——例如0.1到10µF——使C₁和内部上拉电阻所得的RC时间常数足够大。这个值确保C₁在引脚上保持了至少1us的低电平。

　　C₂充电到Q₁的偏置电压后，晶体管仍然导通。在下一次上电或手动按键复位电路时，晶体管C₂放电。这个动作一旦发生，Q₁关闭。R₁将C₁的负向充电到供电电压V_DD。因为电容C₁的正向不能立即改变，其表现为充电到2V_DD。然而，保护二极管D₁将C₁的电压箝位到仅为V_DD加上二极管的导通电压。一旦C₂充电足够使Q₁再次导通时，重复循环。

　　英文原文：

　　IC peRForms delayed sySTem reset upon Power-up

　　By adding a transistor with some capacitors, diodes, and resistors, you can transform a pure-manual reset to an automatic reset with adjustable hold time for the reset IC.

　　Goh Ban Hok, Infineon Technologies Asia Pacific Ltd, Singapore; Edited by Charles H Small and Fran Granville -- EDN, 2/7/2008

　　In most applications, the  (manual-reset) pin usually connects to a switch to create a manual-reset signal to the supervisory chip. Subsequently, after a predetermined time-out-active period, it goes back to the high state in an active-low reset. A manual reset is a good feature for most applications; however, it requires human intervention to create the reset. In some applications, a manual reset could be a hassle because you must perform it each time the system powers up.

　　Further, applications involving embedded microprocessors can require the reset output to hold high—that is, inactive—for a certain period of time before you can apply the reset, or active low. The circuit in Figure 1 proves usefulduring power-up when there is no need to press the reset button once the device powers up, because reset occurs automatically with the predetermined hold time before you apply the reset-low signal.