解决组合逻辑电路中的静电危害

接线图 2024年01月26日 10:46 172 admin

我们可以通过在两个相邻项周围添加额外的分组来消除图 2 电路中的静态 0 危险，如图 5 中红色突出显示的框所示。

解决组合逻辑电路中的静电危害第1张

图 1.用于消除静电 0 危险的卡诺图分组
新的逻辑函数是：
解决组合逻辑电路中的静电危害第2张

从纯数字逻辑的角度来看，该系列中的第三个和项是不必要的。然而，当 a 和 b 都为 0 时，这个附加总和 $$(\overline{a} + \overline{b})$$ 保持为 0。因此，它不受先前导致静态的 c 变化的影响。 -0危险。
使用这种冗余逻辑，我们可以创建一个执行相同逻辑功能的新电路，但没有静态 0 危险。这个新电路如图 6 所示。

解决组合逻辑电路中的静电危害第3张

图 6.消除静态 0 危险的组合逻辑电路
查找并消除 Static-1 危害
识别和修复 1 级静电危害本质上与 0 级静电危害相同。使用卡诺图查找未被同一小项覆盖的相邻逻辑 1 输出。对于找到的每个相邻的 1 组合，添加一个附加分组以消除潜在危险。
异步逻辑与同步逻辑
与危险相关的瞬态脉冲问题在同步电路中很少成为问题。它们的设计目的是在每个时钟周期内留出足够的时间来解决静态和动态危险的故障。
另一方面，能够立即响应信号变化的异步逻辑电路可能会受到很大影响。例如，等待响应正 0 到 1 逻辑转换的异步逻辑电路会在图 3 的时序图中错误地做出反应。即使在主要同步的设计中，系统复位和当前信号通常也是异步的，因此，可能容易受到危险的影响。

版权与免责声明

本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

标签：逻辑电路