输入差信号频率应为时钟频率的一半以下，片内时钟电路产生的时钟频率由16与17脚接的电容C3所决定，当电容为0.01μF时，频率约为500Hz这时可得CMRR（共模抑制比）大于120dB。
如图所示，A2类似于反向输入放大器，曾以为1,A2采用LT1013时，其Vos=150μV,由于差信号加在LT1403的7,13脚，则同相输入电压范围为+5V～-5V。
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论