图中所示是J-K触发器组成的单稳态多谐振荡器，无CP脉冲加入时，两个触发器被封锁，Q1的状态是“0”
图A所示是用CMOS电路J-K触发器组成的除2加法计数线路，表A是其真值表。
图B所示是除3加法计数线路，表B是其真值表。
版权与免责声明
本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。
如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。
发表评论