三个基本条件保证LLC原边MOSFET的ZVS-电路图讲解-电子技术方案

LLC的优势之一就是能够在比较宽的负载范围内实现原边MOSFET的零电压开通（ZVS），MOSFET的开通损耗理论上就降为零了。要保证LLC原边MOSFET的ZVS，需要满足以下三个基本条件：

1）上下开关管50%占空比，1800对称的驱动电压波形；

2）感性谐振腔并有足够的感性电流；

3）要有足够的死区时间维持ZVS。

图a)是典型的LLC串联谐振电路。图b)是感性负载下MOSFET的工作波形。由于感性负载下，电流相位上会超前电压，因此保证了MOSFET运行的ZVS。要保证MOSFET运行在感性区，谐振电感上的谐振电流必须足够大，以确保MOSFET源漏间等效的寄生电容上存储的电荷可以在死区时间内被完全释放干净。

当原边的MOSFET都处于关断状态时，串联谐振电路中的谐振电流会对开关管MOSFET的等效输出电容进行充放电。MOSFET都关断时的等效电路如下图所示：

通过对上图的分析，可以得出需要满足ZVS的两个必要条件，如下：

公式看上去虽然简单，然而一个关于MOSFET等效输出电容Ceq的实际情况，就是MOSFET的等效寄生电容是源漏极电压Vds的函数，之前的文章对于MOSFET的等效寄生电容进行过详细的理论和实际介绍。，也就是说，等效电容值的大小会随着Vds的变化而变化。如下图所示，以Infineon的IPP60R190P6为例：

LLC串联谐振电路MOSFET的Vds放电过程分为四个阶段，如下图所示， (I) 380V-300V; (II) 300V-200V; (III) 200V-100V; (IV)100V-0V。

从图中可以看出，(I)和(IV)两部分占据了Vds放电时间的将近2/3，此时谐振腔的电感电流基本不变。这两部分之所以占据了Vds放电的大部分时间，主要原因在于当Vds下降到接近于0的时候，MOFET源漏间的寄生电容Coss会指数的增加。因此要完全释放掉这一部分的电荷，需要更长的LLC谐振周期和释放时间。

因此选择合适的MOSFET(足够小的等效寄生电容)，对于ZVS的实现至关重要，尤其是当Vds接近于0的时候，等效输出电容要足够小，这样还可以进一步降低死区时间并提高LLC的工作效率。

下图进一步说明如何选择合适的ZVS方案。

图（a）：理想的ZVS波形；

图（b）：Vds还没下降到0，Vgs已经出现。此种情况下，LLC串联谐振就会发生硬开关。应对之策需要减少变压器的励磁电流，或者适当增加死区时间（如果IC选定，死区时间一般就固定了）；

图（c）：实现了ZVS，但是谐振腔的电流不足以维持MOSFET体内二极管的持续导通。

图（d）死区时间过于长了，会降低整个LLC的工作效率。

总之，MOSFET的等效输出电容对于LLC原边MOSFET ZVS的实现是至关重要的。如果MOSFET已经选定，谐振腔需要仔细计算、调试和设定，并选取合适的死区时间，来覆盖所有负载的应用范围。实际应用中对于稳态运行的硬开关都可以通过设计进行修正从而达到稳定运行的设计目的。然而开机过程中的硬开关（软启高频到低频过程中），尤其是开机过程中的头几个开关周期，对于有些设计和方案，硬开关是避免不了的。此时就需要对LLC串联谐振电路以及MOSFET的失效机制进行充分的了解，下一篇文章中会重点介绍。

-电子元器件采购网（www、oneyac、com）是本土元器件目录分销商，采用“小批量、现货、样品”销售模式，致力于满足客户多型号、高质量、快速交付的采购需求。自建高效智能仓储，拥有自营库存超50,000种，提供一站式正品现货采购、个性化解决方案、选项替代等多元化服务。 （本文来源网络整理，目的是传播有用的信息和知识，如有侵权，可联系管理员删除）

LDO是Low Dropout Regulator，意为低压差线性稳压器，是相对于传统的线性稳压器来说的。传统的线性稳压器，如78xx系列的芯片都要求输入电压要比输出电压高出2v~3V以上，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5v转3.3v，输入与输出的压差只有1.7v，显然是不满足条件的。针对这种情况，才有了LDO类的电源转换芯片。

LDO 是一种线性稳压器。线性稳压器使用在其线性区域内运行的晶体管或 FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定值上下 100mV 之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO（低压降）稳压器通常使用功率晶体管（也称为传递设备）作为 PNP。这种晶体管允许饱和，所以稳压器可以有一个非常低的压降电压，通常为 200mV 左右；与之相比，使用 NPN 复合电源晶体管的传统线性稳压器的压降为 2V 左右。负输出 LDO 使用 NPN 作为它的传递设备，其运行模式与正输出 LDO 的 PNP设备类似。更新的发展使用 CMOS 功率晶体管，它能够提供最低的压降电压。使用 CMOS，通过稳压器的唯一电压压降是电源设备负载电流的 ON 电阻造成的。如果负载较小，这种方式产生的压降只有几十毫伏。

DCDC的意思是直流变（到）直流（不同直流电源值的转换），只要符合这个定义都可以叫DCDC转换器，包括LDO。但是一般的说法是把直流变（到）直流由开关方式实现的器件叫DCDC。

LDO是低压降的意思，这有一段说明：低压降（LDO）线性稳压器的成本低，噪音低，静态电流小，这些是它的突出优点。它需要的外接元件也很少，通常只需要一两个旁路电容。新的LDO线性稳压器可达到以下指标：输出噪声30μV，PSRR为60dB，静态电流6μA，电压降只有100mV。LDO线性稳压器的性能之所以能够达到这个水平，主要原因在于其中的调整管是用P沟道MOSFET，而普通的线性稳压器是使用PNP晶体管。P沟道MOSFET是电压驱动的，不需要电流，所以大大降低了器件本身消耗的电流；另一方面，采用PNP晶体管的电路中，为了防止PNP晶体管进入饱和状态而降低输出能力， 输入和输出之间的电压降不可以太低；而P沟道MOSFET上的电压降大致等于输出电流与导通电阻的乘积。由于MOSFET的导通电阻很小，因而它上面的电压降非常低。

如果输入电压和输出电压很接近，最好是选用LDO稳压器，可达到很高的效率。所以，在把锂离子电池电压转换为3V输出电压的应用中大多选用LDO稳压器。虽说电池的能量最后有百分之十是没有使用，LDO稳压器仍然能够保证电池的工作时间较长，同时噪音较低。如果输入电压和输出电压不是很接近，就要考虑用开关型的DCDC了，应为从上面的原理可以知道，LDO的输入电流基本上是等于输出电流的，如果压降太大，耗在LDO上能量太大，效率不高。

DC-DC转换器包括升压、降压、升/降压和反相等电路。DC-DC转换器的优点是效率高、可以输出大电流、静态电流小。随著集成度的提高，许多新型DC-DC转换器仅需要几只外接电感器和滤波电容器。但是，这类电源控制器的输出脉动和开关噪音较大、成本相对较高。

近几年来，随著半导体技术的发展，表面贴装的电感器、电容器、以及高集成度的电源控制芯片的成本不断降低，体积越来越小。由于出现了导通电阻很小的MOSFET可以输出很大功率，因而不需要外部的大功率FET。例如对于3V的输入电压，利用芯片上的NFET可以得到5V/2A的输出。其次，对于中小功率的应用，可以使用成本低小型封装。另外，如果开关频率提高到1MHz，还能够降低成本、可以使用尺寸较小的电感器和电容器。有些新器件还增加许多新功能，如软启动、限流、PFM或者PWM方式选择等。

总的来说，升压是一定要选DCDC的，降压，是选择DCDC还是LDO，要在成本，效率，噪声和性能上比较。

-电子元器件采购网（www、oneyac、com）是本土元器件目录分销商，采用“小批量、现货、样品”销售模式，致力于满足客户多型号、高质量、快速交付的采购需求。自建高效智能仓储，拥有自营库存超50,000种，提供一站式正品现货采购、个性化解决方案、选项替代等多元化服务。 （本文来源网络整理，目的是传播有用的信息和知识，如有侵权，可联系管理员删除）