6 通道射频遥控器采用 CC2500 射频收发器模块和 microchip 的 PIC16F1847 微控制器设计。发射器配有 6 个轻触开关、4 个...
异步计数器的应用电路
接线图
2024年10月20日 22:25 195
admin
异步计数器
异步计数器非常适合用于分频应用，因为它可能有 2 n -1 种不同的计数状态，例如 MOD-16 是一个 4 位计数器，从 (0-15) 计数。然而，基本的异步计数器设置也可用于创建计数状态小于其最大输出数的独特计数器，它们被称为 MOD 计数器或模计数器。具有截断序列的异步计数器可以通过强制计数器将其自身重置为预定义值为零来创建。那么，模数小于最大值的n位计数器被称为截断计数器，而计数到其最大模数(2 n )的n位计数器被称为完整序列计数器。然而，为什么我们希望构建一个不是 MOD-4、MOD-8 或其他 2 次方模数的异步截断计数器呢？答案是，我们可以通过利用组合逻辑来利用触发器上的异步输入。通过使用额外的逻辑门修改模 16 异步计数器，可以创建十进制（除以 10）计数器输出，用于常见的十进制计数和算术电路。更准确地说，这些计数器称为“十年计数器”。当输出计数达到十进制值 10 或 DCBA = 1010 时，十进制计数器必须重置为零。为了实现这一点，我们必须将此条件发送回复位输入。尽管二进制十进制计数器更常见，但计数序列范围从二进制“0000”（BCD =“0”）到“1001”（BCD =“9”）的计数器通常称为 BCD 二进制编码十进制计数器计数器，因为它的十状态序列是 BCD 码的序列。
图 2：十年计数器
这种异步计数器从 0000 开始，在输入时钟信号的每个后沿向上计数，一直持续到输出 1001（十进制 9）。QA 和QD 的输出现在相当于逻辑“1”。当施加后续时钟脉冲时，74LS10 NAND 门的输出从逻辑“1”电平切换到逻辑“0”电平。由于 NAND 门的输出连接到每个 74LS73 JK 触发器的CLEAR（ CLR 条）输入，因此该信号在计数到 10 时将所有 Q 输出重置为二进制 0000。与非门的输出返回到逻辑电平“1”，因为由于触发器刚刚被重置，输出 QA 和 QD 现在都等于逻辑“0”，并且计数器恢复为 0000。现在，我们有Modulo-10 递增计数器或十进制。
十年计数器时序图
使用两个 TTL 7493S 制作一个四位纹波计数器将是一种简单的替代技术。TTL 7493S是一款1:16计数器，可分为1:2和1:8。一个 7493 可以设置为“除以 16”计数器，另一个设置为“除以 8”计数器，因为 128 = 16 x 8。如图所示，两个集成电路将级联在一起以提供“除以 128”分频器。当然，也有传统的集成电路异步计数器。例如，TTL 74LS90 可编程纹波计数器/除法器可设置为除以二、除以五或两者的任意组合。74LS390 是一款用途极为广泛的双十进制驱动器集成电路，有多种“分频”选择。这些组合包括除以 2、4、5、10、20、25、50 和 100。
分频器
由于纹波计数器可以截断序列以创建“除以 n”输出，因此它们作为分频器特别有用，可以将高时钟频率降低到更易于管理的数字，以用于计时和数字时钟应用。让我们举一个例子，我们需要在精确的 1Hz 定时信号上运行数字时钟。通过将标准 555 定时器芯片设置为非稳态多谐振荡器，我们可以轻松生成 1Hz 方波信号。然而，制造商的数据表告诉我们，555 定时器通常有 1-2% 的计时误差，具体取决于制造商，并且这 2% 的计时误差在 1Hz 等低频下效果不佳。数据表还指出，555 定时器的最高工作频率约为 300 kHz，在这个高频下（最大 6 kHz 仍然相当重要），2% 的误差是可以接受的。因此，我们可以简单地通过使用更高的定时频率（例如262.144kHz）和18位纹波（Modulo-18）计数器来创建如下所示的精确1Hz定时信号。
当然，这是如何创建精确定时频率的一个非常基本的示例。然而，通过利用高频晶体振荡器和多位分频器，可以创建具有广泛用途的精密频率发生器，包括手表、时钟、事件计时、电子钢琴和合成器以及音乐相关应用。不幸的是，异步计数器的主要缺点之一是，由于门的内部电路，时钟脉冲到达其输入端和出现在其输出端之间存在轻微的延迟。术语“传播计数器”指的是异步电路中的这种延迟，在某些高频场景下，它可能会导致异步纹波计数器输出错误。如果将各个级的延迟组合起来以在计数器链的末端产生总延迟，则大位纹波计数器电路中的输入信号和计数输出信号之间可能会出现显着的时间间隙。因此，在涉及多位的高频计数电路中，通常不使用异步计数器。此外，由于其时钟顺序，计数器的输出不会在同一时刻发生，也不会相互之间具有一组时间连接。换句话说，输出频率依次变得可访问会产生级联效应。为了保证计数的准确性，异步计数器链的最大工作频率随着添加的触发器数量而降低。传播延迟问题的解决方案是开发同步计数器。环形计数器是异步计数器的另一种应用，其中环形中的后续触发器的输入耦合到前一个触发器的输出。当使用 n 个触发器时，通常会循环使用一位模式来重复每个 n 个时钟周期的状态。一开始只有一个触发器处于状态 1，其余触发器处于状态 0。约翰逊计数器是一种改进的环形计数器，其中最后一级的输出在反转后被反馈到初始触发器。在无限周期内，寄存器循环通过一组位模式，其长度是移位寄存器的两倍。在将数字转换为模拟的转换器中经常遇到这种情况。
异步计数器的优点：
使用 D 型或切换触发器创建异步计数器很简单。同步计数器的主要特征是链中的所有触发器都有一个附加的时钟输入，允许所有触发器同时计时。链中的每个输出都取决于前一个触发器输出的状态如何变化。异步计数器经常被称为纹波计数器的原因是数据似乎从一个触发器的输出“纹波”到下一个输入。为了实现它们，可以使用“除以 n”计数器电路。可以使用截断计数器生成任何模数计数。这些用于需要最小功耗的情况。
异步计数器的缺点：
可能需要添加另一个“重新同步”输出触发器。需要额外的反馈逻辑来对不等于 2n 的缩短序列进行计数。当对许多位进行计数时，后续阶段引起的传播延迟可能会不必要地增加。由于这种延迟，它们被称为“传播计数器”。当时钟频率很高时，就会发生计数错误。由于同步计数器使用单个时钟信号来驱动每个触发器，因此它们更可靠且更快。
结论
异步计数器的主要应用是产生较短的序列，可以通过强制计数器在预定义值处将自身重置为零来创建该序列。因此，模数小于最大值的n位计数器被称为“截断计数器”。“十年计数器。” 当输出计数达到十进制值 10 或 DCBA = 1010 时，十进制计数器重置为零。BCD 二进制编码十进制计数器是计数序列从二进制“0000”（BCD =“0”）到“1001”（BCD =“9”）的计数器。需要七个触发器来构造一个“除以128”的计数器来进行分频，即128 = 2 7。一个简单的解决方法是使用两个 TTL 7493 创建一个四位纹波计数器。一个 7493 可以配置为“除以 16”计数器，另一个配置为“除以 8”计数器，结果是 128 = 16 x 8。通过采用由异步计数器和高频晶体振荡器组成的多位分频器，频率发生器可以用于各种应用，例如手表、时钟和事件计时。传播计数器是可能出现在几位纹波计数器电路中的大时间间隔，它是输入信号和计数输出信号之间的延迟，当不同级的延迟加起来达到计数器链末端的累积延迟时。正因为如此，异步计数器很少用于多位的高频计数电路中。异步计数器还用于约翰逊计数器、环形计数器和分频器电路。
“异步计数器”是指其中各种触发器由其时钟输入处的各种时钟信号驱动的计数器。异步计数器中只有第一个触发器使用时钟脉冲进行外部同步；计数器中所有后续触发器都使用前一个触发器的输出作为其时钟输入。异步计数器采用串联的触发器来给出输入时钟脉冲中的纹波的印象。
异步计数器非常适合用于分频应用，因为它可能有 2 n -1 种不同的计数状态，例如 MOD-16 是一个 4 位计数器，从 (0-15) 计数。然而，基本的异步计数器设置也可用于创建计数状态小于其最大输出数的独特计数器，它们被称为 MOD 计数器或模计数器。具有截断序列的异步计数器可以通过强制计数器将其自身重置为预定义值为零来创建。那么，模数小于最大值的n位计数器被称为截断计数器，而计数到其最大模数(2 n )的n位计数器被称为完整序列计数器。然而，为什么我们希望构建一个不是 MOD-4、MOD-8 或其他 2 次方模数的异步截断计数器呢？答案是，我们可以通过利用组合逻辑来利用触发器上的异步输入。通过使用额外的逻辑门修改模 16 异步计数器，可以创建十进制（除以 10）计数器输出，用于常见的十进制计数和算术电路。更准确地说，这些计数器称为“十年计数器”。当输出计数达到十进制值 10 或 DCBA = 1010 时，十进制计数器必须重置为零。为了实现这一点，我们必须将此条件发送回复位输入。尽管二进制十进制计数器更常见，但计数序列范围从二进制“0000”（BCD =“0”）到“1001”（BCD =“9”）的计数器通常称为 BCD 二进制编码十进制计数器计数器，因为它的十状态序列是 BCD 码的序列。
图 2：十年计数器这种异步计数器从 0000 开始，在输入时钟信号的每个后沿向上计数，一直持续到输出 1001（十进制 9）。QA 和QD 的输出现在相当于逻辑“1”。当施加后续时钟脉冲时，74LS10 NAND 门的输出从逻辑“1”电平切换到逻辑“0”电平。由于 NAND 门的输出连接到每个 74LS73 JK 触发器的CLEAR（ CLR 条）输入，因此该信号在计数到 10 时将所有 Q 输出重置为二进制 0000。与非门的输出返回到逻辑电平“1”，因为由于触发器刚刚被重置，输出 QA 和 QD 现在都等于逻辑“0”，并且计数器恢复为 0000。现在，我们有Modulo-10 递增计数器或十进制。
十年计数器真值表
十年计数器时序图
通过利用截断计数器输出序列的相同概念并改变与与非门输入的连接或利用不同的逻辑门组合，可以容易地修改上述电路以适应其他计数周期。例如，通过仅从“QC”和“QD”处的输出馈送 NAND 门的输入，可以轻松创建 12（模 12）的标度，请记住输出“QA”是最低有效位（ LSB），1100 相当于 12 的二进制。由于 2 n是使用 n 个触发器可以实现的最大模数，因此在创建截断异步计数器时，您应该选择大于或等于所需模数的 2 的最低幂。假设我们要从 0 数到 39，或者 mod-40。那么，六个触发器将是所需的最大数量 (n = 6)，这将导致最大 MOD 为 64。五个触发器是不够的，因为这只能提供 MOD-32，我们可以验证使用 2 n公式相同。假设我们要构建一个“除以 128”的计数器进行分频，则需要级联 7 个触发器，因为 128 等于 2 7。即使使用像 74LS74 这样的双触发器，仍然需要四个集成电路来提供电路。
使用两个 TTL 7493S 制作一个四位纹波计数器将是一种简单的替代技术。TTL 7493S是一款1:16计数器，可分为1:2和1:8。一个 7493 可以设置为“除以 16”计数器，另一个设置为“除以 8”计数器，因为 128 = 16 x 8。如图所示，两个集成电路将级联在一起以提供“除以 128”分频器。当然，也有传统的集成电路异步计数器。例如，TTL 74LS90 可编程纹波计数器/除法器可设置为除以二、除以五或两者的任意组合。74LS390 是一款用途极为广泛的双十进制驱动器集成电路，有多种“分频”选择。这些组合包括除以 2、4、5、10、20、25、50 和 100。
分频器
由于纹波计数器可以截断序列以创建“除以 n”输出，因此它们作为分频器特别有用，可以将高时钟频率降低到更易于管理的数字，以用于计时和数字时钟应用。让我们举一个例子，我们需要在精确的 1Hz 定时信号上运行数字时钟。通过将标准 555 定时器芯片设置为非稳态多谐振荡器，我们可以轻松生成 1Hz 方波信号。然而，制造商的数据表告诉我们，555 定时器通常有 1-2% 的计时误差，具体取决于制造商，并且这 2% 的计时误差在 1Hz 等低频下效果不佳。数据表还指出，555 定时器的最高工作频率约为 300 kHz，在这个高频下（最大 6 kHz 仍然相当重要），2% 的误差是可以接受的。因此，我们可以简单地通过使用更高的定时频率（例如262.144kHz）和18位纹波（Modulo-18）计数器来创建如下所示的精确1Hz定时信号。
来自 18 位异步纹波计数器的 1HZ 定时信号
当然，这是如何创建精确定时频率的一个非常基本的示例。然而，通过利用高频晶体振荡器和多位分频器，可以创建具有广泛用途的精密频率发生器，包括手表、时钟、事件计时、电子钢琴和合成器以及音乐相关应用。不幸的是，异步计数器的主要缺点之一是，由于门的内部电路，时钟脉冲到达其输入端和出现在其输出端之间存在轻微的延迟。术语“传播计数器”指的是异步电路中的这种延迟，在某些高频场景下，它可能会导致异步纹波计数器输出错误。如果将各个级的延迟组合起来以在计数器链的末端产生总延迟，则大位纹波计数器电路中的输入信号和计数输出信号之间可能会出现显着的时间间隙。因此，在涉及多位的高频计数电路中，通常不使用异步计数器。此外，由于其时钟顺序，计数器的输出不会在同一时刻发生，也不会相互之间具有一组时间连接。换句话说，输出频率依次变得可访问会产生级联效应。为了保证计数的准确性，异步计数器链的最大工作频率随着添加的触发器数量而降低。传播延迟问题的解决方案是开发同步计数器。环形计数器是异步计数器的另一种应用，其中环形中的后续触发器的输入耦合到前一个触发器的输出。当使用 n 个触发器时，通常会循环使用一位模式来重复每个 n 个时钟周期的状态。一开始只有一个触发器处于状态 1，其余触发器处于状态 0。约翰逊计数器是一种改进的环形计数器，其中最后一级的输出在反转后被反馈到初始触发器。在无限周期内，寄存器循环通过一组位模式，其长度是移位寄存器的两倍。在将数字转换为模拟的转换器中经常遇到这种情况。
异步计数器的优点：
使用 D 型或切换触发器创建异步计数器很简单。同步计数器的主要特征是链中的所有触发器都有一个附加的时钟输入，允许所有触发器同时计时。链中的每个输出都取决于前一个触发器输出的状态如何变化。异步计数器经常被称为纹波计数器的原因是数据似乎从一个触发器的输出“纹波”到下一个输入。为了实现它们，可以使用“除以 n”计数器电路。可以使用截断计数器生成任何模数计数。这些用于需要最小功耗的情况。
异步计数器的缺点：
可能需要添加另一个“重新同步”输出触发器。需要额外的反馈逻辑来对不等于 2n 的缩短序列进行计数。当对许多位进行计数时，后续阶段引起的传播延迟可能会不必要地增加。由于这种延迟，它们被称为“传播计数器”。当时钟频率很高时，就会发生计数错误。由于同步计数器使用单个时钟信号来驱动每个触发器，因此它们更可靠且更快。
结论
异步计数器的主要应用是产生较短的序列，可以通过强制计数器在预定义值处将自身重置为零来创建该序列。因此，模数小于最大值的n位计数器被称为“截断计数器”。“十年计数器。” 当输出计数达到十进制值 10 或 DCBA = 1010 时，十进制计数器重置为零。BCD 二进制编码十进制计数器是计数序列从二进制“0000”（BCD =“0”）到“1001”（BCD =“9”）的计数器。需要七个触发器来构造一个“除以128”的计数器来进行分频，即128 = 2 7。一个简单的解决方法是使用两个 TTL 7493 创建一个四位纹波计数器。一个 7493 可以配置为“除以 16”计数器，另一个配置为“除以 8”计数器，结果是 128 = 16 x 8。通过采用由异步计数器和高频晶体振荡器组成的多位分频器，频率发生器可以用于各种应用，例如手表、时钟和事件计时。传播计数器是可能出现在几位纹波计数器电路中的大时间间隔，它是输入信号和计数输出信号之间的延迟，当不同级的延迟加起来达到计数器链末端的累积延迟时。正因为如此，异步计数器很少用于多位的高频计数电路中。异步计数器还用于约翰逊计数器、环形计数器和分频器电路。
相关文章
发表评论