时钟控制电平触发器电路图

一、高电平触发的RS触发器(RS锁存器)

　　内部电路图如图所示。在基本RS触发器的基础上增加了两个与非门，所以在输入的RS上没有了非号和D下标。令CP脉冲作用之前触发器的状态为初始状态，CP脉冲作用后的状态为下一状态(次态)，和是当CP=0时用来决定触发器初态的，CP脉冲作用之前触发器的初态状态由和(CP=0时)决定。如CP=0，=0时，触发器Q=0，即置“0”；如CP=0，=0时，触发器Q=1，即置“1”。当触发器初态设置好后，和都应放在高电平，使触发器能按正常功能工作。

　1)R=S=0时，CP脉冲高电平作用后，触发器的状态不变，即：=。

　2)R=0，S=1时，CP脉冲高电平作用后，=1，触发器实现了置1功能。

　3)R=1，S=0时，CP脉冲高电平作用后，=0，触发器实现了置0功能。

　4)R=1，S=1时，CP脉冲高电平作用后，触发器状态为随机态 。而CP=1存在时，==1，这种情况应禁用。

　功能的真值表表示：